【공개특허 제2001-64328호(2001.07.09) 1부.】

号2001-0064328

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. HOIL 29/78		(11) 중계인호 축소비(-0084326 (43) 공개일자 2001년07월06일
(21) 출원번호 (22) 출원말자	10-1999-0064496 1999년12월29일	
(71) 출원인	추식회사 하이닉스반도체	박종섭
(72) 발명자	경기 이천시 부발읍 아미리 차회론	I 산136-1
(74) 태리민	대견광역시유성구장대동23 박대진, 정은섭	6–45
公外者子:公舍		
(54) 연배스 T형 L D D	구조의 모스 트랜지스터의 7	제조병법

£32

인버스 T형 LDD 구조의 모스 트랜지스터의 제조 방법에 대해 개시되어 있다. 본 발명은 반도체기판의 소 정 영역을 동방성 식각하여 가판에 홀을 형성한 후에 기판 전면에 게이트 산화막, 게이트 도전층을 순차 적으로 형성하고, 꼭 미외의 평탄화된 게이트 산화막 높이까지 게이트 도전층을 패터님해서 인버스 T형 게이트전국을 형성한 후에, 인버스 T형 게이트전국에지의 기판 내에 LDD영역을 형성하고, 게이트전국 측 벽에 스페이서를 형성한 후에 스페이서 에지의 기판 근방에 높은 소오스/드레인 접합을 형성한다. 이테 따라, 본 발명은 간단한 제조 공정으로 인버스 T형 게미트전국 및 높은 소오스/드레인 접합을 통시에 구 현함 수 있어 쇼트채널 효과 및 핫케리어에 내성이 강하면서 낮은 접합 저항을 확보할 수 있다.

BHS.

£1d

SAK

医创创 酒食食 公司

도 la 내지 도 ld는 본 방명의 일 실시에에 따른 인버스 T형 LDD 구조의 모스 트랜지스터의 제조 방법을 설명하기 위한 공정 순서도,

도 2는 본 발명의 다른 실시에에 따른 인버스 1형 LDD 구조의 모스 트랜지스터를 나타낸 수직 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

10 : 실리콘기판

12 : 필드산화막

14: 웰

16 : 필드 스탑 영역

18 : 문턱 전압 조정명역

20,28 : 포토레지스트 패턴,

22 : 동방성 식각

24 : 게이트산화막

26 : 도프트 플리실리콘막

30 : LDD 영역

29,32 : 스페이서

34 : 소오스/드레인 접합 🐇

학명의 상세관 설명

雌圆의 导引

堂智切 今可七 刀命 梨 그 보아의 否**西**刀舍

본 발명은 반도체 제조 방법에 관한 것으로서, 특히 고집적화 반도체장치의 낮은 누설전류 및 접합 커패 시턴스를 당성하면서 핫캐리어 효과를 방지할 수 있는 인버스 T형 LDD 구조의 모수 트랜지스터의 제조 방 법에 관한 것이다.

반도체장치가 고집적화될수록 트랜지스터의 채널길이가 감소되고 이에 따른 쇼트채널효과(short channel)로 소자특성의 열화가 발생하므로 이를 방지하고 편치쓰로우(punch-through)에 대한 마진확보가 필요하게

5-1

BEST AVAILABLE COPY

되었다.

크셨다. 근래에는 ITLDD(Inverse-T shape sate Lightly Doped Drain)는 인배스 T형인 게이트전국을 사용하여 LDD 영역의 저항을 감소키고 미로 인해 디바이스의 온 저항(or-resistance)를 들여서 전략 구름능력을 향상시 키는 장점을 가지고 있다. 그러나, 소스/드레인과 인배스 T형 게이트전국 사이의 오바랩(overlap)되는 면적이 증가하기 때문에 접합 커파시턴스도 증가하게 된다. 이에 따라, 증가된 커패시턴스에 의해 디바 미스의 처리 속도가 저하되는 문제점이 있었다.

한편, 모스 트렌지스터의 쇼트 채널효과를 극복하면서 낮은 접합저항을 달성하고자 얇은 소오스/드레인의 접합폭을 형성하는 한가지 방법으로 소오스/드레인 접합을 채널영역과 ਬ작선상에 위치시키지 않고 채널 영역보다 위쪽에 형성시키는 높은(elevated) 소오스/드레인 접합 구조를 갖는 트랜지스터 제조가 활성화 되고 있지만, 선택적 애피택설충을 성장시키는 방법이 있는데, 이 방법은 제조 공정이 다소 복잡하다는 문제점이 있었다.

본 발명의 목적은 기판에 등반성 식각 곱정을 실시해서 춤을 험성하고 그 기판 위에 인배스 T형 게이트전 극을 형성한 후에 높은(elevated) 소오스/드레인 접합 영역을 형성함으로써 간단한 제조 공정으로 쇼트채 널 효과 및 핫캐리어에 내성이 강하면서 낮은 접합 저항을 확보할 수 있는 인배스 T형 LID 구조의 모스 트랜지스터의 제조 방법을 제공함에 있다.

雄智의 子宫 契 李曼

상기와 같은 목적을 달성하거 위하여 본 발명은 인버스 T형 LOD 구조의 모스 트런지스터 제조 방법에 있 이서, 필드 산화막이 형성된 반도체 기판의 소정 영역을 동방성 식각하여 기판에 홈을 형성하는 단계와, 동방성 식각하여 기판 간면에 게이트 산화막, 게이트 도전총을 순차적으로 형성하는 단계와, 게이트 마스크 를 이용한 사진 및 식각 공정을 실시하여 홉 미외의 평탄화된 게이트 산화막 높이까지 게이트 도전총을 패터님해서 인버스 T형 게이트전극을 형성하는 단계와, 결과물에 불순물 이온을 저농도로 주입하여 인버 스 T형 게이트전극에지의 기판 내에 LOO명역을 형성하는 단계와, 인버스 T형 게이트전극 촉벽에 접면들로 된 스페이서를 형성하는 단계와, 결과물에 불순을 이온을 고농도로 주입하여 스페이서 에지의 기판 근방 에 높은 소오스/드레인 접합을 형성하는 단계를 포함하여 미루어진다.

이하, 첨부한 도면을 참조하며 본 말명의 바람직한 실시에에 대해 상세하게 설명하고자 한다.

도 1a 내지 도 1d는 본 발명의 일 심시에에 따른 인배스 T형 LOO 구조의 모스 트랜지스터의 제조 방법을 설명하기 위한 공정 순서도로서, 미를 참조하면 본 발명의 일 실시에는 다음과 같다.

무선, 도 1e에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(10) 내에 일련의 소자분리 공정을 거쳐 필드 산화막(12)을 형성한다. 그리고, 기판내에 릴(well)(14), 필드 스톰(field stop)(16), 및 문턱진압(threshold voltase)(18) 조정 이온주입 공정을 실시하여 해당 불순물 이온 주입 영역를 형성한 후에 불순물 확산을 위해서 어닐림 공정을 실시한다.

그리고, 인버스 T형 게이트전국과 높은 소오스/드레인 접합을 동시에 구현하기 위하여 게이트전국의 소정 영역을 개방하는 포토레지스트 패턴(20)을 형성한 후에 동방성 식각 공정을 싫시하여 기판에 홉(22)을 형 성한다. 여기서, 동방성 식각 깊이는 이후 형성될 게이트전국의 높이에서 30%~300%의 비율로 하되, 바람직하게는 500A~5000A로 한다.

그 다음, 포토레지스트 패턴(20)을 재거하고 도 16에 도시된 바와 같이, 동방성 식각된 기관 전면에 게이 트 산화막(24), 게이트 도전용으로서 도프트 플러심리콘(26)을 순차적으로 형성한다. 그리고, 게이트 마 스크를 이용한 사진공정을 진행하여 도프트 폴라심리콘송(26) 상부에 포토레지스트 패턴(26)을 형성한다.

이머서, 도 1c에 도시된 바와 같이 건식 식각 공정을 실시하여 포토레지스트 패턴(28)에 맞추어 도프트 폴리실리콘을 패터닝하되, 총 이외의 평탄화된 게이트 산화막 높이까지 도프트 폴리실리콘을 패터닝해서 인버스 1형 게이트전극(26')을 형성한다. 그리고, 포토레지스트 패턴(28)을 제거한다.

그 다음, 도 1d에 도시된 바와 같이, 상기 결과물에 불순률 이온을 저농도로 주합하여 인배스 T형 게이트 전국(26) 에지의 기판 내에 LOD(3억(30)을 형성한다. 그리고, 결과물 전면에 참면체로서 질화물을 증착 하고 이를 건식 식각해서 인배스 T형 게이트전국(26) 축벽에 스페이서(32)를 형성한다. 이어서, 상기 결과물에 LDD와 동일한 도전형 불순물 이온을 고농도로 주입하며 상기 스페이서(32) 매지의 기판 근방에 높은(Blevated) 소오스/드레인 접합(34)을 형성한다.

이와 같이, 본 발명에 따른 제조 공정에 의해 ITLOO구조의 모스 트랜지스터를 완성한다.

그러므로, 본 발명은 게이트 부위의 가판을 먼저 동방성 식각한 후에 인버스 1형 게이트 접극을 형성하고, 동방성 식각 공정에 의해 높이진 게이트전국 에지 근방의 기판에 높은 소오스/드레인 접합을 형성함으로써 소스/드레인과 게이트 사이의 오버랩 면적을 줄일 뿐만 머니라 총래 작선 채널 말이가 곡선 형태로 만화되어 쇼트 채널 효과가 감소된다.

그리고, 본 발명은 게미트 전국을 형성하기 전에 기판내에 필드 스톰 및 문턱전압 조정 미온주압 공정을 추가 설시하기 때문에 소오스/드레인 접합 아래 또편트 농도가 작아 접합 커패시턴스를 크게 줄일 수 있

도 2는 본 발명의 다른 실시에에 따른 인버스 T형 LOO 구조의 모스 트랜지스터를 나타낸 수직 단면도로

특2001-0064328

서, 이를 참조하면 본 발명의 다른 실시에는 다음과 같다.

우선, 도 IC의 제조 공정과 통임하게 계이트도전흥안 도프트 콜리살리콘(26)을 패터닝하되, 소정 높이로 1차 패터닝한 후에 포토래지스트 패턴을 제거한다. 그리고, 패터닝된 도프트 플리실리콘의 흑벽에 작은 스페이서(29)를 추가 형성한 후에 이 스페이서를 마소크로 삼아 나머지 도프트 폴리실리콘을 평탄화된 개 미트산화막(24)까지 패터닝하여 인버스 7형 케이트전극(26**)을 형성한다. 그리고, LDD(30) 이온 주입 및 그 케이트전극(25***)에 스페이서(32)를 형성하고 높은 소오스/드래안 접합을 위한 이온 주입 공정을 실사한다. 본 발경의 다른 실시에에 의한 모스 트랜지스터 제조 방법은 인버스 7형 케이트전극(26***)의 크기를 크게 증가시킬 수 있어 고속 동작의 반도체 소자 특성을 향상시킬 수 있다.

無智型 豆基

상기한 바와 같이, 본 발명은 기판에 동방성 식각 공정을 실시해서 흡흡 형성하고 그 기판 위에 인버스 T 형 게미트전국을 형성한 후에 높은(elevated) 소오스/드레인 접합 명역을 형성함으로써 간단한 제조 공정 으로 인버스 T형 게미트전국 및 높은 소오스/드레인 접합을 동시에 구현함 수 있어 제조 공정의 신뢰성 및 수율을 향상시킬 수 있다.

이에 따라, 본 발명은 낮은 접합 커패시턴스에 의해 트랜지스터의 고속화를 달성할 수 있으며 쇼트채널 및 핫캐리어 효과를 줄여서 누설 전류를 감소하는 등 반도체장치의 특성을 개선시킬 수 있다.

(57) 경구의 범위

청구항 1. 인버스 T형 LOO 구조의 모스 트랜지스터 제조 방법에 있어서,

필드 산화막이 형성된 반도체 기판의 소정 영역을 등방성 식각하여 기판에 높을 형성하는 단계;

삼기 동방성 식각된 기판 전면에 게이트 산화막, 게이트 도전총을 순차적으로 협성하는 단계;

게이트 마스크를 이용한 사진 및 식각 공정을 실시하여 상기 홈 이외의 평탄화된 게이트 산화막 높이까지 게이트 도전흥을 패턴님해서 인버스 T형 게이트전국을 형성하는 단계:

삼기 결과율에 불순물 이온을 저농도로 주입하여 삼기 인버스 1형 게이트전국에지의 기관 내에 L00영덕을 형성하는 단계:

삼기 인버스 T형 게이트전국 측벽에 절면짧로 된 스페이저를 형성하는 단계; 및

상기 결과물에 불순물 이온물 고농도로 주입하여 상기 스페이서 에지의 기판 근방에 높은 소오스/드레인 집합을 형성하는 단계를 포함하여 미루어지는 것을 특징으로 하는 만버스 1형 LDD 구조의 모스 트랜지스 터의 제조 방법.

경구함 2. 제 1함에 있어서, 상기 동방성 식각 깊이는 게이트전국의 높이에서 30%~300%인 것을 특징으로 하는 인배스 T형 LDO 구조의 모스 트랜지스터의 제조 방법.

청구항 3. - 제 [항에 있어서, 상기 동방성 식각 앞이는 500Å~5000Å만 것을 특징으로 하는 인버스 [형 LOD 구조의 모스 트랜지스터의 제조 방법.

<mark>경구할 4.</mark> 제 1할에 있어서, 상기 기관에 동방성 식각 공정을 진행하기 전에 기판내에 할, 필드 스톰 , 및 문턱전압 조정 이온주입 공정을 추가 실시하는 것을 특징으로 하는 인버스 1형 LDD 구조의 모스 트 랜지스터의 제조 방법.


제 1항에 있어서, 상기 인버스 1형 게이트전국을 형성하는 제조 공정은, 상기 게이트도전용 을 소정 부분 패터낭 하고 그 측박에 작은 스페이서를 추가 형성하는 단계; 및

상기 스페이서를 마스크로 삼아 나대지 게이트도전총을 패터님하여 인버스 T형 게이트전국을 형성하는 단계를 더 구비하는 것을 특징으로 하는 인버스 T형 LDD 구조의 모스 트랜지스터의 제조 방법.


50

每2001-0064328






도图的




도图10




每2001-0064328





£02



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
SKEWED/SLANTED IMAGES		
COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
LINES OR MARKS ON ORIGINAL DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.